МІНІСТЕРСТВО ОСВІТИ ТА НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ
«КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ
ІМЕНІ ІГОРЯ СІКОРСЬКОГО»
КАФЕДРА ОБЧИСЛЮВАЛЬНОЇ ТЕХНІКИ

Лабораторна робота №3

Тема: «ЗНАЙОМСТВО З СЕРЕДОВИЩЕМ МОДЕЛЮВАННЯ MODELSIM»

Виконав:
студент групи ІО-43
Семчук Тарас Русланович
Номер залікової книжки: 4315

Перевірив роботу:
Нікольський С. С.

Київ 2026

Я встановлюю програму ModelSim, та відкриваю її і бачу всю бібліотеку:



Library

Name	Type	Path
work	Library	D:/Altera/91/modelsim_ase/examples/...
220model	Library	$MODEL_TECH/../altera/vhdl/220model
220model_ver	Library	$MODEL_TECH/../altera/verilog/220m...
altera	Library	$MODEL_TECH/../altera/vhdl/altera
altera_mf	Library	$MODEL_TECH/../altera/vhdl/altera_mf
altera_mf_ver	Library	$MODEL_TECH/../altera/verilog/altera...
altera_ver	Library	$MODEL_TECH/../altera/verilog/altera
altgxb	Library	$MODEL_TECH/../altera/vhdl/altgxb
altgxb_lib	Library	$MODEL_TECH/../altera/vhdl/altgxb
altgxb_ver	Library	$MODEL_TECH/../altera/verilog/altgxb
arriagx	Library	$MODEL_TECH/../altera/vhdl/arriagx
arriagx_hssi	Library	$MODEL_TECH/../altera/vhdl/arriagx_...
arriagx_hssi_ver	Library	$MODEL_TECH/../altera/verilog/arriag...
arriagx_ver	Library	$MODEL_TECH/../altera/verilog/arriagx
arriaii	Library	$MODEL_TECH/../altera/vhdl/arriaii
arriaii_hssi	Library	$MODEL_TECH/../altera/vhdl/arriaii_hssi
arriaii_hssi_ver	Library	$MODEL_TECH/../altera/verilog/arriaii...
arriaii_pcie_hip	Library	$MODEL_TECH/../altera/vhdl/arriaii_p...
arriaii_pcie_hip_ver	Library	$MODEL_TECH/../altera/verilog/arriaii...
arriaii_ver	Library	$MODEL_TECH/../altera/verilog/arriaii
cyclone	Library	$MODEL_TECH/../altera/vhdl/cyclone
cyclone_ver	Library	$MODEL_TECH/../altera/verilog/cyclone
cycloneii	Library	$MODEL_TECH/../altera/vhdl/cycloneii
cycloneii_ver	Library	$MODEL_TECH/../altera/verilog/cycloneii
cycloneiii	Library	$MODEL_TECH/../altera/vhdl/cycloneiii
cycloneiii_ver	Library	$MODEL_TECH/../altera/verilog/cyclo...
cycloneiiils	Library	$MODEL_TECH/../altera/vhdl/cycloneiiils

Після цього я починаю створювати проект зі своїм прізвищем:



Я створив проект і додаю файл, який я завантажив з архіва в класрумі:



Додаю файл, який був завантажений з класрума:







У мене відкривається цей файл і всередині бачимо такий код:

D:/Altera/half_add_lab1.v

```
Ln#
 1   // half_add.v
 2   `timescale 1 ns/1 ps
 3
 4     //--------------------------------
 5
 6   module half_add (S, C, A, B);
 7       output S, C;
 8       input  A, B;
 9       wire   S, C;
10
11       assign C = A & B;
12       assign S = A ^ B;
13
14
15   endmodule
16
```

Далі за вказівками з протоколу я компілюю цей файл:

```
# Compile of half_add_lab1.v was successful.
```

Зелений надпис говорить нам про те, що все чудово.

Наступним кроком симулюю файл:



Галка каже теж про те, що все нормально.

Відкриваю вікно для часових діаграм, де можна прослідкувати за роботою програми:



І відкриваю наступний файл(Stim.do):

```
force A 0 0ns, 0 20ns, 1 40ns, 1 60ns;
force B 0 0ns, 1 20ns, 0 40ns, 1 60ns;
```



Тепер міняю трохи код, що затестити програму і код:

```
force A 0 0ns, 1 15ns, 0 35ns, 1 55ns
force B 1 0ns, 0 25ns, 1 45ns, 0 65ns
run 80ns
```

Результат я отримав такий:



Висновок:

Під час моделювання було змінено значення вхідних сигналів і часові характеристики у файлі Stim.do, що дало змогу перевірити роботу пристрою за різних умов і в різні моменти часу. Тестування охопило всі основні комбінації сигналів, включаючи їх асинхронні зміни. Аналіз часових діаграм показав, що виходи формуються згідно з логікою напівсуматора: сума визначається як XOR ($S = A \oplus B$), а перенос — як добуток ($C = A \cdot B$). При зміні входів схема працює стабільно та без помилок. Отже, моделювання підтвердило правильність роботи пристрою та коректність його реалізації.